1、 預處理器主要有延遲單元、乘法器和窄帶濾波電路構成，可以從nrz數據中得到時鐘信號。

2、 兩個多位數乘積的計算，通常可用乘法器或累加器自動實現。

3、 每來一個時鐘脈沖，n位加法器將頻率控制數據m與相位寄存器輸出的累加相位數據相加，并將結果送相位寄存器輸入端。

4、 此壓縮器已作為一個壓縮模塊，用在32位浮點乘法器的軟核設計中，得到了很好的結果。

5、 該乘法器的電容量可經電信號連續調節，線性可調范圍大、具有穩定的乘積因子。

6、 圖24給出了一個簡單的模擬乘法器電路。

7、 基于多年的教學經驗心得，將模擬乘法器的工作原理及應用，以通俗、易懂、形象的方式展現出來。

8、 并行加法器是一種數位電路，其可進行數字的加法計算。

9、 在fpga乘法器資源相同的條件下，采用最優結構設計的接收機內部fir濾波器階數比直接實現形式高了近4倍。

10、 建立了最新的高性能模擬乘法器ad734模型。

11、 透過量化的方法，乘法器的數量可以被大幅度減少成只使用加法器。

12、 提出了一種新型四象限cmos模擬乘法器電路，其核心結構為線性化壓控源耦對。

13、 另外，一般有限脈沖響應濾波器的架構都會使用到乘法器，這使得執行速度會變慢。

14、 使用二進制表示法，在每個26位串行加法器動產位的杠桿轉換成一個鐘擺在擺動的時鐘可見符號。

15、 傳統的乘法器的設計，在最終的乘積項求和時，常采用陣列相加或疊代相加的方法，不適用中小規模的微處理器的設計。

16、 本論文的主要任務是在并行乘法器的原版圖電路提取之后，對電路進行分塊整理，原理仿真。

17、 文章通過四位乘法器的實例詳細介紹了用vhdl語言設計數字系統的流程和方法，并通過仿真實現預定目的。

18、 在現代的電腦中，加法器存在于算術邏輯單元之中。

19、 乘法器是數字信號處理和媒體處理中應用最多，硬件面積最大的執行部件。

20、 系統的介紹了mc1496p的模擬乘法器原理及特性，在實現混頻方面進行了較細致的研究，并通過實驗提出了有關工作參數。

21、 欣聞你名題金榜，不日將奔赴學堂，各路仙齊來捧場，送上那美好希望：福仙君如意輕晃，祝愿你萬事吉祥；壽仙翁輕搖仙杖，祈盼你名揚四方；祿仙尊法器輕揚，預祝你前程輝煌！

22、 將概率統計方法引入到受軸向變載荷作用的螺栓聯接的可靠性設計中，并對汽車衡用液力加法器聯接螺栓的可靠性計算進行了分析，給出了例證。

23、 若將半帶濾波器作為過渡帶補償設計方法中的原型濾波器，則能比最初的頻率響應掩蔽方法使用更少的乘法器。

24、 你正在看的是嘎巴拉。它是用高僧的顱骨制成的藏傳佛教法器。

25、 設計實例和理論分析都表明：并行處理技術將大大地提高疊接單元陣列乘法器的速度上限，而并行處理乘法器的硬件代價卻與改進前相當。

26、 因此，我們使用cordic演算法配合最佳化設計使系數離散化，如此就不需要乘法器。

27、 利用偏差分析的結果，可以得出一個對正態過程和隨機相位正弦波都是無偏的不用乘法器的相關器。

28、 佛教密宗傳入大理后，逐漸被當地的白族人民所吸取，到南詔大理國時達到極盛時期，金剛杵是密宗重要的法器之一。

29、 在深入探討調制波的產生原理基礎上，設計了一個基于乘法器的調制波發生電路。

30、 在8塊an221e04芯片中實現模擬乘法器、求小求和以及除法等單元電路，由各單元電路組合成完整的控制器。

31、 最后通過和其他模加法器在結構以及算法等方面進行分析比較，得出結論，其性能優異。

32、 采用指定諧波消除脈寬調制技術的檢測電路不需模擬乘法器，參數調整方便。

33、 本文研究了有源功率因數校正技術中的臨界導通模式的基本原理，并對其中的電壓基準源和模擬乘法器做了詳細的分析和設計。

34、 該方案在加載數據的同時進行邊界擴展，無須對運算電路進行邏輯控制，可以復用加法器，提高了資源利用率。

35、 在此基礎上，借助于對比特級并行乘法器的復雜度的分析，給出了一個優化最大距離可分碼的算法。

36、 該位串行加法器系統是選擇了一個由于齒輪數齒輪系統的正常需要，使時鐘的計算。

37、 一種模擬乘法器電路，其具有基于輸入系數電壓的頻率響應調整。

38、 其余法器還有金輪、弓、箭、繩、鉤、鈴、杵等.

39、 復合晶體管，復合晶體管對，電流平方器和cmos模擬乘法器。

40、 利用文中給出的通用干擾圖，不僅可以清晰地了解干擾分布，準確地找出乘法器輸出的組合干擾，而且可以選擇無干擾中頻。

41、 通過使用該電路，并以四值邏輯加法器的設計為例，進行了i型和ii型的多值可編程邏輯陣列設計。

42、 筆者現已成功地設計了1024位循環式加法器，并應用到rsa密碼體系的硬件電路中，得到了較好的效果。

43、 通過采用誤差的2次冪量化，乘法器復用以及流水線等優化技術，大大減少了均衡電路的硬件規模和功耗。

44、 對不同編碼方式的乘法器，識別乘數和被乘數的結合順序。

45、 復數加法運算復雜，用硬件實現復數加法，需要使用數目眾多的加法器，占用大量的面積。

46、 在本文中，我們提出8種不同的全加器電路，分別皆使用4位元鏈波進位加法器將其實現。

47、 本文給出一種新型四象限模擬乘法器的實現電路。

48、 利用雙平衡模擬乘法器芯片mc1596，設計了正交復用方案的收發終端，并完成了終端的硬件的具體實現。

49、 并與功耗、面積約束一起，歸納出超前進位加法器的優化設計規則。

50、 完成超越函數實現的數據路徑設計，主要包括加法器、移位器、常數rom和旋轉控制邏輯，同時針對“龍騰”c2微處理器的性能要求對各個部件進行優化設計。